

V322a SOI技術を用いた新型X線撮像分光器の開発 57 : PDD 構造を持つ大面積X線 SOI-CMOS 検出器 XRPIX の性能評価

泉大輔, 森浩二, 武田彩希, 西岡祐介, 行元雅貴, 石田辰徳, 岩切卯月, 川島陸斗, 眞方恒陽 (宮崎大学), 鶴剛, 内田裕之, 上ノ町水紀, 天野雄輝, 佳山一帆, 松田真宗 (京都大学), 島添健次, 高橋浩之 (東京大学), 倉知郁生 (ディーアンドエス), 新井康夫 (KEK), 幸村孝由, 内田悠介, 土居俊輝, 角町駿, 武居悠貴, 清水真 (東京理科大学), 田中孝明, 鈴木寛大 (甲南大学), 萩野浩一 (関東学院大学)

我々は次世代のX線天文衛星「FORCE」搭載に向けて、X線 SOI-CMOS ピクセル検出器「XRPIX」の開発を行っている。XRPIX は Silicon-On-Insulator (SOI) 技術を用いることで、 $\text{SiO}_2$  からなる絶縁層を挟んでセンサ層と CMOS 回路層を一体化している。我々は、この XRPIX の開発において、まず小型素子を複数回試作し知見を蓄えた上で、次に大面積素子を製作するという手法をとってきた。その中で、これまでにセンサ構造の検討と、大面積化をした際 CMOS 回路層の問題点の抽出を行ってきた。センサ構造においては Pinned-Depleted-Diode (PDD) 構造の導入により、小型素子を用いた評価では過去最高の分光性能を実現している。また、過去の大面積素子では小型素子よりも分光性能が劣るという問題点があったが、これが回路・配線構成に起因することを突き止めた。これら2つの知見を踏まえ、今回新たに、PDD 構造を持つ、回路・配線構成の改善を施した新たな大面積素子を製作した。本講演では、その評価結果を報告する。